rst复位引脚的作用是什么_腰椎间盘突出复位后注意事项

rst复位引脚的作用是什么_腰椎间盘突出复位后注意事项记录在使用Xilinx的FIFOGenerate的时候遇到的问题(modelsim仿真和ILA都能遇到);

大家好,又见面了,我是你们的朋友全栈君。如果您正在找激活码,请点击查看最新教程,关注关注公众号 “全栈程序员社区” 获取激活教程,可能之前旧版本教程已经失效.最新Idea2022.1教程亲测有效,一键激活。

Jetbrains全系列IDE稳定放心使用

Xilinx FIFO Generator 需要注意RST复位

系列文章推荐

  1. Xilinx FIFO Generator 需要注意RST复位
  2. Xilinx FIFO Generator 需要注意Actual Depth
  3. Xilinx FIFO Generator 需注意非对称位宽
  4. Xilinx FIFO Generator 需要注意BRAMs的资源消耗

记录在使用Xilinx的FIFO Generate的时候遇到的问题(modelsim仿真和ILA都能遇到);

——full,empty 等信号一直keep high;

直接原因

以下内容说的都是Asynchronous Reset

在手册pg057-fifo-generator.pdf,Page127中有介绍:

在这里插入图片描述

拙劣的翻译:

进行复位操作的时候,读写时钟必须是有效的。不管什么原因,在复位操作的时刻,读写时钟如果丢失,必须在读写时钟有效的时刻再次进行复位操作。违反此操作将导致不可预期的行为发生。甚至,信号busy会被卡住,并可能需要重新配置FPGA。

其他建议

文中后续也有对异步复位的建议:

在这里插入图片描述

拙劣的翻译:

如果异步复位的信号宽度是一个慢时钟宽度(应该是读写时钟中较慢的那一个),而且是在非常靠近满时钟上升沿的时候断言,那么复位检测就可能不会遇到这种导致无法预期的行为发生情况。为了避免这种情况,尽管在本手册中在一些时候说断言慢时钟的一个周期,但通常建议异步复位信号断言至少三个慢时钟周期。

文中有个定义C_SYNCHRONIZER_STAGE不理解什么意思,有知道的可以评论交流。

时序

在手册中也给出了建议的复位时序:

在这里插入图片描述

需要注意:FIFO的所有输出信号在图中的No Access Zone期间必须视为无效;

可以观察到时序:

  1. RST信号有8个慢时钟周期的高电平;
  2. 在RST上升沿时期,7个wr_clk周期后WR_RST_BUSY信号拉高,FULL信号拉高,此时的wr_en信号应该拉低;
  3. 在RST上升沿时期,7个rd_clk周期后RD_RST_BUSY信号拉高,EMPTY信号拉高,此时的rd_en信号应该拉低,而且此时的数据输出端口均为无效;
  4. 复位周期 + 60个满时钟周期后,FIFO可以正常读写;

手册中也给出了一个不安全的时序图:

在这里插入图片描述

这个图中最明显的就是Async Reset的复位周期为3个慢时钟周期。

这样的时序情况下可能会引起一些异常(但是这个时序后面FIFO还是可以进行读写工作的)。

仿真

在modelsim仿真的时序中,如果FIFO的复位出现在了wr_clk或者rd_clk之前,那FIFO是不能进行读写的(注意FULL信号和EMPTY信号是会强行拉高的):

在这里插入图片描述

而后,再次进行FIFO的复位,FULL和EMPTY信号恢复正常,FIFO可以正常读写了:

在这里插入图片描述

总结

用FIFO IP的时候要注意 RST信号,建议满足:

1. 有效复位必须在wr_clk和rd_clk有效之后;
2. 有效复位至少要维持慢时钟的8个周期;
3. 复位操作过后,建议要等待至少60个慢时钟周期,再去使用FIFO进行读写操作;

按照这三个条件,对FIFO的RST进行配置,目前还没遇到问题,如有问题,评论沟通。

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 举报,一经查实,本站将立刻删除。

发布者:全栈程序员-用户IM,转载请注明出处:https://javaforall.cn/187993.html原文链接:https://javaforall.cn

【正版授权,激活自己账号】: Jetbrains全家桶Ide使用,1年售后保障,每天仅需1毛

【官方授权 正版激活】: 官方授权 正版激活 支持Jetbrains家族下所有IDE 使用个人JB账号...

(0)


相关推荐

  • pytorch lstm训练例子_半对数模型参数的解释

    pytorch lstm训练例子_半对数模型参数的解释LSTM的参数解释LSTM总共有7个参数:前面3个是必须输入的1:input_size:输入特征维数,即每一行输入元素的个数。输入是一维向量。如:[1,2,3,4,5,6,7,8,9],input_size就是92:hidden_size:隐藏层状态的维数,即隐藏层节点的个数,这个和单层感知器的结构是类似的。这个维数值是自定义的,根据具体业务需要决定,如下图:input_…

  • java获取上传的文件_java 文件上传到读取文件内容的实例

    java获取上传的文件_java 文件上传到读取文件内容的实例1.下载文件,将文件保存到本地。(只试用excel);2.对文件的标题进行检验;3.获取导入的批次(取一个表的一个值,加1);4.循环获取文件某一个行,某一列的值,set到对象中;5.检验值的合法性;6.循环保存到对象中。7.用map将错误的信息和正确的信息,JSONObject.fromObject(map);publicStringuploadFile()throwsException…

  • 请简述什么是Vue组件化开发_nodejs和vue的关系

    请简述什么是Vue组件化开发_nodejs和vue的关系前言真实项目开发过程中,我们都是使用组件化的去开发vue的项目,但是组件化的思想又是如何来的呢?下面就从开始讲解演变过程演变过程1.0一般情况下vue都是单页面开发,所以项目中只会有一个inde

  • leetcode-23合并K个升序链表(分治|堆)

    leetcode-23合并K个升序链表(分治|堆)给你一个链表数组,每个链表都已经按升序排列。请你将所有链表合并到一个升序链表中,返回合并后的链表。示例 1:输入:lists = [[1,4,5],[1,3,4],[2,6]]输出:[1,1,2,3,4,4,5,6]解释:链表数组如下:[ 1->4->5, 1->3->4, 2->6]将它们合并到一个有序链表中得到。1->1->2->3->4->4->5->6示例 2:输入:lists = []输

  • for循环将字典添加到列表中出现覆盖前面数据的问题

    for循环将字典添加到列表中出现覆盖前面数据的问题

  • GPS模块开发详解(转)

    一、了解硬件我使用的GPS模块型号为UBX-M8030参看:UBX-M8030系列参看:UBX-M8030datasheet1、查看一下它的特性:多用途GNSS芯片,提供三种产品等级最多可并发接收3个GNSS(GPS、伽利略、GLONASS、北斗)行业领先的-167dBm导航灵敏度业界最低电流消耗在城市峡谷中具有绝佳的定位精度安全性和完整性保护支持所有…

发表回复

您的电子邮箱地址不会被公开。

关注全栈程序员社区公众号