nand flash基础——基本结构[通俗易懂]

nand flash基础——基本结构[通俗易懂]Array在String中,cell是串行方式连接的,一般32或64个一组,两端分别通过MSL连接到sourceline,MDL连接到bitline,并分别由晶体管控制开断。每个string和相邻的string(图中是上下方向)共用bitline。controlgate是通过wordlines连接在一起。Page是一个逻辑上的概念,page是由同一根wordline上的cel…

大家好,又见面了,我是你们的朋友全栈君。如果您正在找激活码,请点击查看最新教程,关注关注公众号 “全栈程序员社区” 获取激活教程,可能之前旧版本教程已经失效.最新Idea2022.1教程亲测有效,一键激活。

Jetbrains全系列IDE稳定放心使用

Array 

nand flash基础——基本结构[通俗易懂]

在String中,cell是串行方式连接的,一般32或64个一组,两端分别通过MSL连接到source line,MDL连接到bit line,并分别由晶体管控制开断。每个string和相邻的string(图中是上下方向)共用bit line。control gate是通过wordlines连接在一起。

Page是一个逻辑上的概念,page是由同一根wordline上的cell组成的。一根wordline上的page个数是由cell存储bit的能力决定的。SLC memory 单个cell可以存储1bit信息,MLC则可以存储2bit,TLC是3bit,QLC则是4bit。按照图中示意,bitline 分为even/odd两组,相应的cell也分为了两组,这两组分别属于两个page。

根据以上定义,则一个SLC的设备,一根wordline可以分为两个page,假设总共有65536个cell,则每个page的大小为4KB。

而MLC单个cell可以存储2bit的信息,则从逻辑上又可以进一步细分为两个page,一个是lower page,即由LSB(least significant bit)组成,一个是upper page,由MSL(most significant)组成。这样一个MLC的设备,一根wordline就分为了四个page。类似的,TLC单个cell可以存储3bit的信息,则有lower/middle/upper page。

对于擦除操作,同一组wordline上的所有string是一起进行的,它们组成了一个block。如上图,有两组wordline,WL0[63:0]和WL1[63:0],对应的分别是block0,block1。

 

Floorplan

Nand Flash 芯片主要由array构成,同时需要外围电路来实现写读擦除功能。

Array一般分为若干个Plane,每个Plane都有独立的sense amplifier和cache,所以可以同时进行操作。wordline沿水平方向,bitline沿垂直方向,所有的bitline都连接到了sense amplifier上。Row Decoder在两个Plane之间。Row Decoder负责给被选中的string对应的各个wordline上加上合适的偏置。sense amplifier则将电流信号转换为数字量。

外围电路包括charge pumps(电荷泵),voltage regulators(电压调节器),及逻辑电路等。

PAD连接到芯片外部。

nand flash基础——基本结构[通俗易懂]

参考 

Inside NAND Flash Memories
 

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 举报,一经查实,本站将立刻删除。

发布者:全栈程序员-用户IM,转载请注明出处:https://javaforall.cn/184228.html原文链接:https://javaforall.cn

【正版授权,激活自己账号】: Jetbrains全家桶Ide使用,1年售后保障,每天仅需1毛

【官方授权 正版激活】: 官方授权 正版激活 支持Jetbrains家族下所有IDE 使用个人JB账号...

(0)
blank

相关推荐

发表回复

您的电子邮箱地址不会被公开。

关注全栈程序员社区公众号