大家好，又见面了，我是你们的朋友全栈君。
Verilog实现8位环形移位寄存器
左移： 环形就是首尾相连
module shift_regist (
input wire clk,
input wire rstn,
input wire [7:0]D,
output reg [7:0]Q
);
always @(posedge clk or negedge rstn) begin
if(!rstn)
Q<=8'b000000;
else
Q<={
D[6:0],D[7]} ;
end
endmodule //shift_regist
右移：
module shift_regist (
input wire clk,
input wire [7:0]D,
input wire rstn,
output reg [7:0]Q
);
always @(posedge clk ) begin
if(!rstn)
Q<=8'b000000;
else
Q<={
D[0],D[7:1]} ;
end
endmodule //shift_regist
普通的移位寄存器用for语句实现：
module shift_regist2(Q,D,rst,clk);
output [7:0] Q;
input D,rst,clk;
reg [7:0] Q;
integer i;
always @(posedge clk)
if (!rst)
Q<=8'b000000;
else
for (i=7;i>0;i=i-1)
begin
Q[i]<=Q[i-1];
Q[0]<=D;
end
endmodule
普通左移：
//8 bit shift register
module shift_regist(
input d,
input rstn,
input clk,
output reg [7:0]q
);
always@(posedge clk or negedge rstn)begin
if(!rstn)
q <=8'b0;
else
q <={
q[6:0],d};
end
endmodule
tb测试：
module tb;
reg d,rstn,clk;
wire [7:0]q;
shift_regist u_shift(d,rstn,clk,q);
initial begin
rstn=0;
clk=0;
#5
rstn=1;
end
always #5 clk=~clk;
initial begin
d=0;
#10 d=0; //00
#10 d=1; //001
#10 d=1; //0011
#10 d=0; //00110
#10 d=0;
#10 d=1;
#10 d=1;
#10 d=0;
#10 d=1;
#10 $finish;
end
endmodule
图形分析：
双向shift:就是加个判断
always@(posedge clk)begin
if(dir==0)
sf<={
sf[2:0],din};
else
sf<={
din,sf[3:1]};
end
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请发送邮件至 举报，一经查实，本站将立刻删除。
发布者：全栈程序员-用户IM，转载请注明出处：https://javaforall.cn/160236.html原文链接：https://javaforall.cn
【正版授权，激活自己账号】： Jetbrains全家桶Ide使用，1年售后保障，每天仅需1毛
【官方授权 正版激活】： 官方授权 正版激活 支持Jetbrains家族下所有IDE 使用个人JB账号...
