BIST

大家好，又见面了，我是你们的朋友全栈君。如果您正在找激活码,请点击查看最新教程,关注关注公众号 “全栈程序员社区” 获取激活教程,可能之前旧版本教程已经失效.最新Idea2022.1教程亲测有效,一键激活。

Jetbrains全家桶1年46，售后保障稳定

BIST即是在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，BIST把测试仪的部分功能转移到电路内部，用嵌入到电路中的测试电路提供输入测试向量和分析响应的功能，最后输出简单的测试结果。根据被测试的对象不同，BIST测试分为Logic BIST和Memory BIST。

Logic BIST原理结构：实现方法一般基于STUMPS结构，包含测试向量生成模块PRPG、响应分析模块MISR、BIST控制器模块、已经完成扫描设计的待测电路（Circuit under test,CUT）。

其中测试向量生成模块由伪随机向量生成器（pseudorandom pattern generation,PRPG）和相移位器（phase shifter）组成，功能是为CUT生成测试向量。PRPG生成的伪随机码有线性反馈移位寄存器（LFSR）、细胞自动机（cellular automaton，CA）、二进制计数器、改进计数器、ROM与LFSR组合电路等等。。。实际电路中通常采用LFSR产生穷举测试序列和伪随机测试序列，穷举测试序列的故障覆盖率可达100%，但因其测试量较大，只应用在输入端较少的电路中。伪随机测试的故障覆盖率需进行故障模拟来评估，一般用伪随机测试技术测量80%的故障，用自动测试生成技术ATPG检测其余20%难以检测的故障，两种方法的结合基本可达到IC产品98%的故障覆盖底线要求。

输出响应分析模块由多输入特征寄存器（multiple-input signature register,MISR）和空间压缩器（space compactor）组成，其主要功能是压缩和分析测试向量以决定CUT的正确性。MISR实际上是一个增强的LFSR，从电路中取输出值，产生一个压缩的输出向量称为特征。扫描链的输出通过异或门进入MISR的各个位，使得MISR把从扫描链接收到的值压缩成一个测试特征，这个测试特征与一个已知的从无故障电路得到的特征比较，以决定电路的正确性。空间压缩器是一个可选的结构，也是由一个异或树构成，放置在大量的扫描输出和相对较小的MISR之间，以压缩扫描输出数目。 以此降低器件测试对自动测试设备ATE的依赖程度。

BIST控制器模块功能是接收边界扫描控制器发出的控制信号，并协调整个测试过程。控制器包括两个计数器：向量计数器和移位计数器，向量计数器用来计算应用的测试向量，移位计数器用来计算需要填充扫描链的周期数，通常等于电路中最长的扫描链长度。在一个向量的移位期间，来自PRPG的新的伪随机数据被移入扫描链，同时前一个向量的电路响应被移出到MISR进行特征提取，待扫描链完全装入后，扫描单元中的多路复用器放置在系统模式下一个周期以捕获电路响应。

BIST实现过程： 外界对测试控制器发出测试信号，电路进入测试状态。首先控制器对各个被控制电路发出控制信号使其分别进入响应的测试状态，然后，测试模式发生器向被测电路发出一组测试向量，输出响应分析器接收该向量下被测电路的输出并进行相应压缩处理，最后将压缩结果与正确输出特征比较，作出故障诊断及定位，并将结果输出。

MB I S T实现： 内嵌R A M的测试需要对存储单元写入/ 读出大量的数据， 其实现难度和花费时间使其往往采用B I S T测试方法。Me mo r y的译码阵一般有固定型和任意地址映射型故障， 存储阵通常有固定型、 相邻模型感应型和藕合型故障， 其测试方法一般采用确定性测试、 随机测试和进程测试等， 由于进程测试比另两种测试有故障覆盖率高、 测试序列短、 面积开销小和便于自测试等特点， 现行Me m o r y 通常使用进程测试( m a r c h t e s t ) 的B I S T设计方法 。 进程测试需预先定义几个由对存储单元读/ 写等操作组成的进程， 当地址译码器选定测试单元地址后，依次执行各进程， 使得各进程在每个单元均得到执行， 同时单元地址按递增或递减方式提供。框图如上所示。