摘自《JEDEC78-3F》
在某种应用情况下，为了更好的提高数据总线的信号完整性，我们需要DDR3 SDRAM的终端阻抗可以不需要通过MRS命令来改变。这种需求由“动态ODT”特性来支持。

1.功能描述

动态ODT功能是由，MR2寄存器的A9与A10位设置成1来使能的。

两种RTT值可用：RTT_Nom与RTT_WR
- RTT_Nom的值是由MR1中的A[9,6,2]控制的
- RTT_WR的值是由MR2中的A[10,9]控制的
在非写操作的命令中，终端电阻是按照如下规则控制的
- 选择普通终端阻抗RTT_Nom
- 终端阻抗打开/关闭时序是由ODT引脚与延迟参数ODTLon和ODTLoff控制的
若一个写命令被锁存，且此时的动态ODT也是使能状态下的，按照如下规则控制
- 写操作后延迟ODTLcnw，终端阻值选择ODT_WR值
- 写操作后根据写操作类型（BL8、BC4、OTF）选择是ODTLcwn8或者ODTLcwn4，终端阻值选择RTT_Nom
终端阻抗打开/关闭时序是由ODT引脚与延迟参数ODTLon和ODTLoff控制的
下面列表中显示了动态ODT模式中与odt控制有关的的延迟与时序参数。

在DLL-off模式下，不支持动态ODT特性。用户通过MRS命令来设置RTT_WR，MR2{A10,A9}={0,0}即可禁止动态ODT。

当ODT被置位时，必须保持时间ODTH4为高电平。当一个写命令被SDRAM锁存且ODT是高电平时，ODT必须在写操作后保持高电平至少ODTH4（BL=4）或者ODTH8（BL=8）。ODTH4与ODTH8的测量起点是写命令或ODT锁存到高电平，结束点是ODT锁存到低电平。

Name and Description	Abbr.	Defined from	Defined to	Definition for all DDR3 speed bins	Unit
ODT turn-on Latency	ODTLon	registering external ODT signal high	turning termination on	ODTLon = WL – 2	tCK
ODT turn-off Latency	ODTLoff	registering external ODT signal low	turning termination off	ODTLoff = WL – 2	tCK
ODT Latency for changing from RTT_Nom to RTT_WR	ODTLcnw	registering external write command	change RTT strength from RTT_Nom to RTT_WR	ODTLcnw = WL – 2	tCK
ODT Latency for change from RTT_WR to RTT_Nom (BL = 4)	ODTLcwn4	registering external write command	change RTT strength from RTT_WR to RTT_Nom	ODTLcwn4 = 4 + ODTLoff	tCK
ODT Latency for change from RTT_WR to RTT_Nom (BL = 8)	ODTLcwn8	registering external write command	change RTT strength from RTT_WR to RTT_Nom	ODTLcwn8 = 6 + ODTLoff	tCK
minimum ODT high time after ODT assertion	ODTH4	registering ODT high	ODT registered low	ODTH4 = 4	tCK
minimum ODT high time after Write(BL=4)	ODTH4	registering Write with ODT high	ODT registered low	ODTH4 = 4	tCK
minimum ODT high time after Write(BL=8)	ODTH8	registering Write with ODT high	ODT registered low	ODTH8 = 6	tCK
RTT change skew	tADC	ODTLcnw ODTLcwn	RTT Valid	tADC(min)=0.3tCK tADC(amx)=0.7tCK(avg)	tCK