可以用verilog描述而不能用VHDL_verilog多次调用同一模块

可以用verilog描述而不能用VHDL_verilog多次调用同一模块今天在编译一个Verilog文件,其中嵌入了VHDL的模块,其VHDL模块如下:entityvhdl_moduleisgeneric(PARA1:boolean:=false;–boolean型PARA2:boolean:=false;–integral型);

大家好,又见面了,我是你们的朋友全栈君。如果您正在找激活码,请点击查看最新教程,关注关注公众号 “全栈程序员社区” 获取激活教程,可能之前旧版本教程已经失效.最新Idea2022.1教程亲测有效,一键激活。

Jetbrains全系列IDE使用 1年只要46元 售后保障 童叟无欺

注意:verilog中不能调用vhdl的parameter package,即vhdl中定义的parameter 不能被顶层verilog调用

今天在编译一个Verilog文件,其中嵌入了VHDL的模块,其VHDL模块如下:

复制代码
entity vhdl_module is
    generic (
        PARA1    : boolean := false;    -- boolean型
        PARA2    : boolean := false;    -- integral型
    );
    port (
        PORT_A: out std_logic;
        PORT_B: in std_logic;
    );
end vhdl_module;

architecture synth of vhdl_module is
    -- 此处省略
end synth;
复制代码

在Verilog文件中做如下调用:

复制代码
module top(
    clock,                        
    res_n,
    test
);
  
input           clock; 
input           res_n;  
output          test;


vhdl_module 
    #(
        .PARA1(1),
        .PRRA2(1)
    ) 
    vhdl_module_ins (    
    .PORT_A(res_n),
    .PORT_B(clock)
);

endmodule

复制代码

Quartus II 编译后报错:

Error: VHDL type mismatch error at <component_name>.vhd: boolean type does not match integer literal

 

经查阅后得知,Quartus II在翻译VHDL中的boolean类型是用false和true传递的,而Synplify和ISE却用的是1和0传递的。故在此处会报错,需要改成如下方式:

复制代码
module top(
    clock,                        
    res_n,
    test
);
  
input           clock; 
input           res_n;  
output          test;


vhdl_module 
    #(
        .PARA1("true"), // 此处修改,若false则填入“false”,需加引号,否则任然会报错!
        .PRRA2(1)
    ) 
    vhdl_module_ins (    
    .PORT_A(res_n),
    .PORT_B(clock)
);

endmodule
复制代码

小小技巧,分享给大家。

 

ps:希望以后不同编译工具能够统一该调用参数的格式。

 


VHDL调用Verilog模块的时候,要在实例化模块前,加上“verilogmodelGM: ”

VHDL调用verlog:

verilog module:

module m(a,b,c);

input a,b;

output c;



endmodule
 
调用如下:

compoent m

port(

                        a: in std_logic;

                        b: in  std_logic;

                        c: out std_logic

                      );

end compoent

begin

verilogmodelGE: m      //我自己实验的不用也可以,用了反而有错误,估计是软件变聪明了~

port map

(…

)



end

在VHDL里调用Verilog的话:例化+映射

在Verilog里调用VHDL的话:只要映射

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 举报,一经查实,本站将立刻删除。

发布者:全栈程序员-用户IM,转载请注明出处:https://javaforall.cn/192824.html原文链接:https://javaforall.cn

【正版授权,激活自己账号】: Jetbrains全家桶Ide使用,1年售后保障,每天仅需1毛

【官方授权 正版激活】: 官方授权 正版激活 支持Jetbrains家族下所有IDE 使用个人JB账号...

(0)
blank

相关推荐

发表回复

您的电子邮箱地址不会被公开。

关注全栈程序员社区公众号