大家好，又见面了，我是你们的朋友全栈君。
寄存器：用以存放二进制代码的电路，下图为由维特阻塞D触发器组成的4位数码寄存器：
逻辑功能分析：
1.异步端CR置0时，输出置0；
2.同步并行置数：D0~D3为4个输入代码，当CP上升沿到达时，D0~D3被同时并行置入。
3.在置数端为1，CP端为0时，保持不变。
2.移位寄存器：具有存放数码和使数码逐位右移或左移的电路称为移位寄存器。
移位寄存器按照不同的分类方法可以分为不同的类型。 如果按照移位寄存器的移位方向来进行分类， 可以分为左移移位寄存器、移位寄存器和双向移位寄存器等；如果按照工作方式来分类，可以分为串入/串出移位寄存器、串入/并出移位寄存器和并入/串出移位寄存器等。
以下为异步清零的4位并入串出移位寄存器（输入为并行数据，输出为串行数据）
module reg_bc(clk,clr,din,dout); input clk,clr; // 输入时钟端，清零端（高电平有效） input[3:0] din; // 数据输入端 output dout; // 数据输出端 reg[1:0] cnt; reg[3:0] q; reg dout; always@(posedge clk) // 时钟上升沿触发 begin cnt<=cnt+1; //cnt 自加 1 if(clr) // 判断清零信号是否有效 begin q<=4'b0000; //q 置 置 0 end else begin if(cnt>0) // 判断 cnt 是否大于 0 begin q[3:1]<=q[2:0]; //q 中的值向左移 1 位 end else if(cnt==2'b00) // 判断 cnt 是否为 0 begin q<=din; //把 把 din 的值赋予 q end dout<=q[3]; //把 把 q 的最高位输出 end end
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请发送邮件至 举报，一经查实，本站将立刻删除。
发布者：全栈程序员-用户IM，转载请注明出处：https://javaforall.cn/154700.html原文链接：https://javaforall.cn
【正版授权，激活自己账号】： Jetbrains全家桶Ide使用，1年售后保障，每天仅需1毛
【官方授权 正版激活】： 官方授权 正版激活 支持Jetbrains家族下所有IDE 使用个人JB账号...