【EF】 更新条目时出错。有关详细信息,请参见内部异常。[通俗易懂]

【EF】 更新条目时出错。有关详细信息,请参见内部异常。[通俗易懂]【EF】 更新条目时出错。有关详细信息,请参见内部异常。

大家好,又见面了,我是你们的朋友全栈君。

背景

    最近在做图书馆项目,想要跟新现有读者的部分信息,在实现的过程中却出现了这样的错误“用户代码未处理 DBUpdateException  更新条目时出错。有关详细信息,请参见内部异常。”

【EF】 更新条目时出错。有关详细信息,请参见内部异常。[通俗易懂]


原因

    经过分析,出现这个问题的根本原因是对数据库的操作有问题,具体原因有:

    1.更新表时有的字段未赋值,出现了空值。

    2.数据库表中有主外键约束。

解决办法

    结合自己的情况,得出的结论是:使用EF对数据库进行update操作时,用的方法必须是对数据表中的所有字段进行更新,如果想要更新部分字段的话,换一种方法即可。具体方法见下一篇文章。

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 举报,一经查实,本站将立刻删除。

发布者:全栈程序员-用户IM,转载请注明出处:https://javaforall.cn/105734.html原文链接:https://javaforall.cn

【正版授权,激活自己账号】: Jetbrains全家桶Ide使用,1年售后保障,每天仅需1毛

【官方授权 正版激活】: 官方授权 正版激活 支持Jetbrains家族下所有IDE 使用个人JB账号...

(0)


相关推荐

  • Jenkins(3)拉取git仓库代码,执行python自动化脚本[通俗易懂]

    Jenkins(3)拉取git仓库代码,执行python自动化脚本[通俗易懂]前言python自动化的脚本开发完成后需提交到git代码仓库,接下来就是用Jenkins拉取代码去构建自动化代码了新建项目打开Jenkins新建一个自由风格的项目源码管理Repository

  • c++中条件运算符_单目运算符有哪些

    c++中条件运算符_单目运算符有哪些条件运算符是C++中唯一一个三元运算符,要求有三个操作对象,条件表达式的一般形式为:表达式1?表达式2:表达式3条件运算符的执行顺序是,先求解表达式1,若为真则求解表达式2,此时表达式2的值作为整个条件表达式的值。若表达式1的值为假,则求解表达式3,表达式3的值为整个条件表达式的值。max=(a>b)?a:ba比b大时,关系表达式为真,条件表达式的值为a;b比a大时,关系表达式为假,条件

  • origin绘图基础1

    origin绘图基础11.绘制带有置信区间的拟合曲线分析-拟合-拟合曲线图-勾选之信贷(默认95%);图片来源:https://www.originlab.com/index.aspx?go=Products/Origin/DataAnalysis/CurveFitting置信区间估计(confidenceintervalestimate):利用估计的回归方程,对于自变量x的一个给定值x0,求出因变量y的平均值的估计区间。预测区间估计(predictionintervalestimate):利用估计

  • ASP.NET访问Excel 失败的解决方法(错误号:80070005,8000401a)

    ASP.NET访问Excel 失败的解决方法(错误号:80070005,8000401a)用asp.net把值写入Excel在本地测试通过,然后提交服务器后老是写入不成功 并提示错误:RetrievingtheCOMclassfactoryforcomponentwithCLSID{00024500-0000-0000-C000-000000000046}failedduetothefollowingerror:80070005.在网络上查找了许多资料,

  • Android startActivityForResult()的用法

    Android startActivityForResult()的用法领导说我基础差,我也没反驳,知识忘记了,用到的时候查一下不久行了吗,自己最近在回顾知识好好的在补充一下,今天礼拜日,趁着空闲事件记录一下简单的知识startActivityForResult()也是经常使用到比如我们做城市选择点击城市,返回点击的城市等等,使用startActivityForResult()方法你需要清楚1startActivityForResult(Inten…

  • verilog和vhdl区别大吗_verilog hdl和vhdl的区别

    verilog和vhdl区别大吗_verilog hdl和vhdl的区别这两种语言都是用于数字电路系统设计的硬件描述语言,而且都已经是IEEE的标准。VHDL1987年成为标准,而Verilog是1995年才成为标准的。这是因为VHDL是美国军方组织开发的,而Verilog是由一个公司的私有财产转化而来。为什么Verilog能成为IEEE标准呢?它一定有其独特的优越性才行,所以说Verilog有更强的生命力这两者有其共同的特点:能形式化地抽象表示电路的行为和结构;支持逻辑设计中层次与范围地描述;可借用高级语言地精巧结构来简化电路行为和结构;支持电路描述由高层到低层

发表回复

您的电子邮箱地址不会被公开。

关注全栈程序员社区公众号